プレーナープロセス

プレーナプロセス（英: Planar process）は、集積回路を製造するために、最初に個々のトランジスタの集合体を作成し、次に、それら個々のトランジスタを相互に接続する際に使用される製造方法である。この工程は、シリコン集積回路（IC）チップ製造の主要な工程で、表面不動態を形成するために熱酸化法を利用する。

プレーナープロセスは、1959年にフェアチャイルドセミコンダクターでジャン・ヘルニによって開発された。

概要

プレーナープロセスに関して重要な概念は、2次元投影 (平面) で回路を投影することであり、そのためにネガフィルムなどの写真処理の概念を応用して、化学物質の上にフォトマスクに描画された回路パターン投影し露光させる。これにより、シリコン基板上で一連の露出を使用して、二酸化シリコン（絶縁体）またはドープ領域（導体）を作成できる。メタライゼーション^[1]の使用、およびpn接合分離と表面不動態化の概念と共に、棒状単結晶シリコンをスライスしてできたウェーハ上に回路を作成することが可能となる。

このプロセスの基本的な手順は、二酸化シリコン(SiO₂ ) の酸化、SiO₂のエッチング、および熱拡散である。熱拡散では、ウェーハ全体を SiO₂層で酸化し、トランジスタへの接続孔をエッチングし、酸化物上に被覆金属膜を堆積させて、手動で配線することなくトランジスタを接続する。

開発史

1958年の米国電気化学学会で、モハメド・M・アタラは、1957年のベル電話研究所でのメモに基づいて、熱酸化によるpn接合の表面不動態化に関する論文を発表した^[2]。

スイスのエンジニア、ジャン・ヘルニは、この1958年の学会に出席していて、アタラの講演に興味をそそられた。ヘルニは、ある朝、アタラの装置について考えているときに「平面的なアイデア」を思いついた^[2]。シリコン表面に対する二酸化シリコンの不動態化効果を利用して二酸化シリコン層で保護されたトランジスタを作ることを考案した^[2]。これにより、アタラのアイデアをもとにした、熱酸化膜によるシリコントランジスタ不動態化技術の製品実装が初めて成功した^[3]。

プレーナープロセスは、フェアチャイルドセミコンダクターで働いていたときに、「裏切り者8人」の1人であるジャン・ヘルニによって開発され、1959年に登録された最初の特許である^[4]^[5]。

フェアチャイルドの研究者たちは、被覆金属膜の堆積による集積回路の接合方法と、クルト・レホヴェックによるpn接合分離の概念により、単結晶シリコンブールをスライスして作られたウエハー上に回路を作ることに成功した。

1959年、ロバート・ノイスはヘルニの研究に基づいて集積回路(IC) の概念を構築した。この IC は、ヘルニの基本構造の上部に金属層を追加して、トランジスタ、コンデンサ、抵抗などのさまざまなコンポーネントを接続することを繰り返しおこなう方法である。プレーナープロセスは、集積回路の以前の概念よりも優れた集積回路を実装する強力な方法となった^[6]。ノイスの発明は、最初のモノリシックIC チップとなった^[7]^[8]。

プレーナプロセス法によるIC製造の初期の段階では、光源に水銀灯からの近紫外光を使用したフォトリソグラフィプロセスが使用されていた。 2011年には、小さなフィーチャは通常、波長193nm の「ディープ」紫外線リソグラフィで作成されていた^[9]。2022年現在、ASML社のNXE型光源機は、スズベースのプラズマ光源によって生成された13.5nm の極端紫外線を使用している。

脚注・参考文献

脚注

^ “半導体用語集メタライゼーション”. グローバルネット株式会社. 2023年3月17日閲覧。
^ ^a ^b ^c Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 120. ISBN 9783540342588
^ Sah, Chih-Tang (October 1988). “Evolution of the MOS transistor-from conception to VLSI”. Proceedings of the IEEE 76 (10): 1280–1326 (1291). Bibcode: 1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219. http://www.dejazzer.com/ece723/resources/Evolution_of_the_MOS_transistor.pdf.
^ US 3025589 Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices” filed May 1, 1959
^ US 3064167 Hoerni, J. A.: "Semiconductor device" filed May 15, 1960
^ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 46. ISBN 9780801886393. https://books.google.com/books?id=UUbB3d2UnaAC&pg=PA46
^ “1959: Practical Monolithic Integrated Circuit Concept Patented”. Computer History Museum. 2019年8月13日閲覧。
^ “Integrated circuits”. NASA. 2019年8月13日閲覧。
^ Shannon Hill. "UV Lithography: Taking Extreme Measures". National Institute of Standards and Technology (NIST).

参考文献

“The silicon engine: A timeline of semiconductors in computing”. Timeline: Browse by decade. Computer history museum (2012年). 2012年6月3日閲覧。 A compendium of articles and other information on the development of integrated circuits, including the development of oxide masking, photolithography, the advent of silicon, the integrated circuit and the planar process.
The Planar Process
“The history of the integrated circuit”. Nobelprize.org (2003年). 2012年6月3日閲覧。 An overview of the steps in fabrication of an integrated circuit from the Nobel Prize website. This is a section of the work Techville: The integrated circuit.
『IC化実装技術』日本マイクロエレクトロニクス協会編、工業調査会、1980年
『厚膜IC化技術』日本マイクロエレクトロニクス協会編、工業調査会、1983年、ISBN 9784769310341
『シリコン集積素子技術の基礎』バーガー著/菅野卓雄訳、地人書館、1970年
『ナノ構造作製技術の基礎（シリーズ物性物理の新展開）』曽根純一編集、丸善、1996年、ISBN 9784621042311
『超微細加工入門』古川静二郎・浅野種正、オーム社、1989年、ISBN 9784274032479
『超微細加工の基礎―電子デバイスプロセス技術第2版』麻蒔立男、日刊工業新聞、2001年、ISBN 9784526048128
『超微細加工の基礎―半導体製造技術』麻蒔立男、日刊工業新聞、1993年、ISBN 9784526032844
『エレクトロニクスの精密微細加工』楢岡清威、総合電子出版社、1980年
『フォトマスク技術のはなし―超LSI、液晶、プリント板を支える』田辺功・法元盛久・竹花洋一、工業調査会、1996年、ISBN 9784769311492
『薄膜化技術』早川茂・和佐清孝、共立出版、1992年、ISBN 9784320084971
『薄膜の基本技術第2版 / 物理工学実験5』金原粲、東京大学出版会、1987年、ISBN 9784130630412
『化学技術者のための超LSI技術入門』化学工学協会編、培風館、1989年、ISBN 9784563045142
『表面・薄膜分子設計シリーズ3 導電性有機薄膜の機能と設計』山下和男・木谷晧、共立出版、1988年、ISBN 9784320085039
『絵とき「薄膜」基礎のきそ (Electronics Series)』小林春洋、日刊工業新聞社、2006年、ISBN 9784526057915